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In questa tesi verr￿ analizzata una delle tecnologie piø di￿use, e allo stesso
tempo piø e￿caci, dell’era moderna: le memorie ￿ash.
Partendo da una breve introduzione all’argomento, si studier￿ prima il fun-
zionamento a livello ￿sico del transistor, il suo inserimento in un’architettura
a NAND e i metodi di accesso e scrittura del dati in tale contesto. Verranno
poi discussi l’a￿dabilit￿ ed i principali problemi della tecnologia, insieme alle
possibili soluzioni ad essi. Per concludere, una panoramica delle principali
applicazioni delle memorie Flash nei nostri giorni, con un particolare sguardo
al futuro della tecnologia e agli sviluppi possibili.viiiCapitolo 1
Introduzione
Negli ultimi anni abbiamo assistito, soprattutto grazie alla di￿usione di di-
spositivi quali telefoni cellulari, lettori mp3, macchine fotogra￿che digitali,
penne USB, e altri apparecchi elettronici di vario tipo, ad un fenomeno esplo-
sivo e a dir poco virale nel campo delle memorie a semiconduttore: la crescita
delle memorie Flash.
In futuro avremo sempre piø bisogno di un maggior numero di memorie non
volatili, con alta densit￿ e alte velocit￿ di scrittura per applicazioni nel cam-
po della conservazione di dati, o accessi casuali veloci nel caso di esecuzione
di codice in loco.
Le prime memorie Flash risalgono circa agli inizi degli anni ’90, e cionono-
stante essa Ł una tecnologia ancora estremamente sviluppabile in vari campi,
soprattutto grazie all’estrema conoscenza in materia, alla ￿essibilit￿ e ai co-
sti contenuti rispetto alle simili EPROM ed EEPROM: i dati di vendita nel
campo delle memorie a semiconduttore dimostrano l’a￿dabilit￿, il largo uti-
lizzo e la maturit￿ di questa tecnologia nella maggior parte delle applicazioni
delle memorie non volatili [Figura 1.1].
Le memorie a semiconduttore possono essere divise, fondamentalmente, in
due rami principali:
 Le memorie volatili, come ad esempio le SRAM o DRAM, che, no-
nostante la grande velocit￿ di scrittura e lettura (SRAM) o la densi-
t￿ (DRAM), perdono il dato immagazzinato quando l’alimentazione Ł
scollegata.2 CAPITOLO 1. INTRODUZIONE
Figura 1.1: Dati di vendita delle memorie Flash a NAND per smartphone e
tablet
 Le memorie non volatili, come EPROM, EEPROM, o appunto le Flash,
che bilanciano le minori prestazioni in lettura e scrittura con la capacit￿
di mantenere i dati anche in assenza di alimentazione.
E’ quindi grazie a questa capacit￿ di non perdere il dato scritto che le me-
morie non volatili hanno o￿erto varie opportunit￿ e coprono un largo campo
di applicazioni.
Le memorie non volatili possono essere comparate qualitativamente secondo
￿essibilit￿ e costo [Figura 1.2].
Per ￿essibilit￿ intendiamo la possibilit￿ di essere programmate, cancellate
e riscritte su sistema a diversi livelli di precisione (il chip intero, una singola
pagina, un byte, un bit).
Per costo invece parliamo della complessit￿ del processo di produzione e in
particolare la densit￿ del silicio, ovvero la dimensione delle singole celle. Dal-
la Figura 1.2 notiamo come le memorie Flash o￿rano le migliori prestazioni
come compromesso tra i due parametri, dal momento che hanno la minore
dimensione di cella (1 Transistor, al contrario dei 2 Transistor per le EE-3
Figura 1.2: Comparazione delle memorie non volatili secondo costo e
￿essibilit￿
PROM) e un’ottima ￿essibilit￿ (possono essere riscritte ￿no a 105 volte, con
la programmazione per byte e la cancellazione per settori).
Anche nel campo delle memorie Flash possiamo trovare un’ulteriore suddi-
visione, a seconda dell’architettura di funzionamento e, di conseguenza, del
principale campo di utilizzo:
 Flash a NOR, che consentono di scrivere e e leggere singoli byte, e
dispongono di tempi di accesso e scrittura relativamente brevi: vengo-
no quindi principalmente usate, per la semplicit￿ di programmazione,
come sostitute delle EPROM, nell’esecuzione di codice gi￿ precedente-
mente scritto.
 Flash a NAND, che consentono la lettura a blocchi: possono quindi es-
sere indirizzati solo blocchi di dati, chiamati pagine. Il vantaggio prin-
cipale di questa architettura Ł l’incredibile densit￿, inferiore di 2.5 volte
a quella della NOR, essendo ogni cella collegata alla stessa Bit Line e
occupando quindi minore spazio. Le Flash a NAND trovano maggior
utilizzo nel campo di immagazzinamento dati, avendo una struttura
simile a quella degli Hard Disk.
E’ grazie allo sviluppo di apparecchi portatili che le memorie NAND hanno
preso sempre piø piede, surclassando le NOR: nel 2003 vi Ł stato il sorpasso4 CAPITOLO 1. INTRODUZIONE
Figura 1.3: Architetture NOR (sinistra) e NAND (destra) a confronto
in termini di vendite, nel 2005 le memorie a NAND hanno superato anche
le DRAM, e nel solo 2007 sono stati acquistati piø byte di memorie Flash di
quanti byte siano mai stati acquistati, in totale, di DRAM.
In questa tesi mi concentrer￿ principalmente su quest’ultima applicazione
delle memorie Flash, l’architettura a NAND.
Nel capitolo 2 parler￿ del funzionamento della singola cella, delle modalit￿
di accesso e scrittura e mi focalizzer￿ sull’architettura a NAND.
Nel capitolo 3 a￿ronter￿ le principali problematiche della tecnologia, e i pos-
sibili metodi di risoluzione per renderle ancora piø a￿dabili.
Nel capitolo 4 parler￿ delle maggiori applicazioni delle memorie Flash a
NAND, con un occhio di riguardo per le ormai di￿use SSD e per le sche-
de di memoria.
Nel capitolo 5 trarr￿ le conclusioni ￿nali con uno sguardo al futuro di questo
tecnologia e sui possibili miglioramenti.Capitolo 2
Funzionamento delle memorie
Flash
2.1 Il transistor a Gate Flottante
Vi sono diversi tipi di celle per una memoria, e ognuna si di￿erenza per una
caratteristica principale, sia essa l’energia assorbita, il tempo e la velocit￿ di
programmazione, la selettivit￿, e cos￿ via: per una memoria Flash vi era la
necessit￿ di memorizzare informazioni in grado di variare nel corso del tempo,
potendo essere cancellate e riscritte, e allo stesso tempo si necessitava di una
struttura in grado di garantire la durabilit￿, ovvero che il dato, anche dopo
lunghi periodi, non venisse perso ma anzi fosse immagazzinato in maniera
e￿cace.
Per poter immagazzinare informazioni indipendentemente dalle condizioni
esterne, e poter commutare da uno stato all’altro, abbiamo bisogno di una
struttura la cui conduttivit￿ possa variare. La miglior soluzione Ł un tran-
sistor con una VT, una tensione di soglia, che possa variare, a seconda delle
esigenze, tra due diversi stati, corrispondenti ad esempio ai valori logici ￿0￿ e
￿1￿ del bit da salvare: le celle possono quindi avere questi due diversi valori
o programmandole o cancellandone il contenuto.6 CAPITOLO 2. FUNZIONAMENTO DELLE MEMORIE FLASH
Esistono diversi metodi per l’immagazzinamento dei dati:
 Viene cancellata l’intera memoria, e viene programmato il singolo bit
selezionato.
 Viene cancellato e riprogrammato con le nuove informazioni solo il byte
corrispondente al bit che vogliamo cambiare.
 Viene indirizzato solo il bit da cambiare: se contiene gi￿ l’informazione
che vogliamo immagazzinare, essa viene mantenuta, altrimenti viene
sovrascritta.
Nei primi due casi c’Ł un’unica operazione attuabile bit per bit, ed Ł chiamata
￿programmazione￿; l’operazione attuabile su tutto l’array Ł invece chiamata
￿cancellazione￿. Nel terzo caso invece entrambe le operazioni possono essere
e￿ettuate bit per bit ma la programmazione necessita di un’organizzazione
piø complicata dell’array. L’operazione base rimane sempre e comunque la
variazione della tensione di soglia della cella di memoria, che viene e￿ettuata
cambiando il numero di cariche presenti tra il Gate ed il canale: esprimiamo
VT come




dove K Ł una costante che dipende dai materiali del Gate e del substrato, dal
drogaggio e dallo spessore dell’ossido di Gate, mentre  Q Ł la carica pesata e
Cox Ł la capacit￿ dell’ossido di Gate.
Agiamo sul fattore
 Q
Cox, cambiando cioŁ il numero di cariche presenti, per
in￿uenzare la tensione di soglia: l’immagazzinamento delle cariche pu￿ avve-
nire in vari metodi, a seconda del dispositivo. In questa tesi verr￿ trattato il
Floating Gate Transistor (FGMOS), dove le cariche sono concentrate in uno
strato di materiale conduttivo tra Gate e canale, completamente circondato
da isolante.
Un modo per comparare due diverse celle Ł la loro e￿cienza, descritta tramite
la resistenza (capacit￿ di mantenere il dato dopo vari cicli di lettura/scrittu-
ra) e la conservazione (capacit￿ di mantenere il dato a lungo nel tempo).
I MOSFET (Metal-Oxide-Semiconductor Field E￿ect Transistor) non vengo-
no piø usati proprio per la scarsa a￿dabilit￿ nei due campi precedentemente
descitti: gli FGMOS invece sono la base di ogni moderna memoria non vola-
tile, in particolare delle Flash.
Il Floating Gate Transistor, dunque, Ł un elemento dalla struttura simile al
MOSFET, in cui abbiamo un Gate, completamente circondato da dielettri-
co, chiamato appunto Floating Gate, il classico Control Gate, che governa il2.1. IL TRANSISTOR A GATE FLOTTANTE 7
Gate ￿ottante variando di tensione, e il substrato.
Figura 2.1: Struttura di un FGMOS
Storicamente, gli inventori del FGMOS sono ritenuti Dawon Kahng e Simon
Sze, che scoprirono questa tecnologia nel 1967: una struttura in grado di
immagazzinare carica in modo semipermanente.
Il Floating Gate Ł elettricamente isolato per permettergli di diventare l’e-
lettrodo di carica della cella: l’apparente variazione della VT del transistor
della cella Ł dovuta alla carica iniettata nel Floating Gate e ivi mantenuta
dal dielettrico, la cui qualit￿ garantisce la non volatilit￿ del dato, mentre lo
spessore del dielettrico stesso de￿nisce la possibilit￿ di programmare o can-
cellare la cella tramite impulsi elettrici.
L’isolamento del Floating Gate dal substrato Ł attuato con uno strato iso-
lante di SiO2, chiamato ￿ossido di tunnel￿ poichŁ l’e￿etto tunnel di Fowler-
Nordheim avviene attraverso esso, abbastanza sottile (circa 9-10 nm) da per-
mettere l’iniezione e il passaggio di cariche verso il Floating Gate, mentre la
separazione dal Control Gate avviene tramite un triplo strato di ONO (Oxide
- Nitride - Oxide), su￿cientemente spesso (15-20 nm) da non permettere la
perdita di carica dal Floating Gate al Control Gate e aumentare la qualit￿
dell’ossido di tunnel.
In Figura 2.1 Ł rappresentata la struttura di un FGMOS: CFC, CS, CD e CB
sono le capacit￿ presenti tra Control Gate e Floating Gate, e tra Floating
Gate e, rispettivamente, Source, Drain e Bulk.
Partiamo dalla descrizione di un FGMOS inizialmente scarico, ovvero dove
 Q = 0: abbiamo8 CAPITOLO 2. FUNZIONAMENTO DELLE MEMORIE FLASH
 Q = 0 = CFC(VFG   VCG) + CS(VFG   VS)+
CD(VFG   VD) + CB(VFG   VB) (2.2)
dove VFG Ł il potenziale sul Floating Gate, VCG il potenziale sul Control Ga-
te, VS sul Source, VD sul Drain e VB sul Bulk.
De￿niamo CT = CFC + CS + CD + CB come la capacit￿ totale del Floating
Gate, e de￿niamo invece J = CJ=CT il coe￿ciente di accoppiamento rela-
tivo all’elettrodo J, dove J pu￿ essere uno a scelta tra Gate, Source, Drain
o Bulk: possiamo quindi esprimere il potenziale del Floating Gate nella se-
guente maniera:
VFG = GVGS + DVDS + SVS + BVB (2.3)
Notiamo che nella (2.3) il potenziale del Floating Gate non dipende solo da
quello del Control Gate, ma anche dagli altri elettrodi: supponendo Bulk e
Source a massa, possiamo riscrivere la (2.3) in
VFG = G(VGS +
D
G






Le equazioni per il Floating Gate Transistor si possono ottenere da quelle del
normale MOSFET sostituendo al potenziale di Gate VGS quello del Floating
Gate VFG e sostituendo i parametri di dispositivi come la tensione di soglia
VT e il fattore di conduttivit￿  con i valori corrispettivi del FGMOS misurati
rispetto al Control Gate.
De￿nendo, per VDS = 0 (V FG
T Ł la tensione di soglia del Floating Gate, V CG
T
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possiamo comparare le due equazioni delle caratteristiche I-V per il classico




jVDSj < jVGS   VTj (2.8)















jVDSj < GjVGS + fVDS   VTj (2.12)











G(VGS + fVDS   VT)
2 (2.15)
Dove  e VT nelle (2.12), (2.13), (2.14) e (2.15) sono riferite al Control Gate.
Possiamo notare vari e￿etti in queste equazioni, dovuti in particolare all’ac-
coppiamento capacitivo tra Drain e Floating Gate, principale di￿erenza e10 CAPITOLO 2. FUNZIONAMENTO DELLE MEMORIE FLASH
modi￿catore della caratteristica I-V tra le due diverse strutture dei transi-
stor:
Figura 2.2: Diagramma del potenziale di un FGMOS
1. Il FGMOS pu￿ condurre corrente anche nel caso in cui si abbia jVGSj <
jVTj. Questo succede poichŁ il canale pu￿ essere formato dal voltaggio
al Drain attraverso il termine f VDS nella (2.12), e￿etto comunemente
chiamato ￿drain turn-on￿.
2. La regione di saturazione in un MOSFET Ł quella in cui la IDS Ł
sostanzialmente indipendente dalla tensione applicata al Drain: ci￿ nel
FGMOS non Ł piø valido, la corrente aumenta all’incrementare del
voltaggio di Drain e non satura.




= G(VGS + fVDS   VT) (2.16)
dove gm aumenta con VDS nel FGMOS al contrario del normale MO-
SFET, dove gm Ł relativamente indipendente dal voltaggio di Drain
nella regione di saturazione.
4. Il rapporto di accoppiamento capacitivo f dipende unicamente da CD
e CFG (f = D=G = CD=CFC), e si pu￿ veri￿care il suo valore, nella
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Per programmare e cancellare il dato nel FGMOS vengono usate varie solu-
zioni: il problema principale Ł trasferire la carica elettrica da e su il Floating
Gate, forzando la carica a passare attraverso lo strato di materiale isolante
(In Figura 2.2 notiamo come i dielettrici formino delle barriere di potenziale
mano a mano che la carica viene immagazzinata nel Floating Gate).
Due sono i principali metodi utilizzati:
 Hot-Electron Injection (HEI): un campo laterale (tra Source e Drain)
￿eccita￿ gli elettroni e un campo elettrico trasversale (tra Control Gate
e Bulk) inietta le cariche nel Floating Gate.
 Fowler-Nordheim Tunneling: meccanismo che inizia quando c’Ł un forte
campo elettrico attraverso il sottile strato di ossido. In queste condi-
zioni, il diagramma del potenziale dell’ossido Ł molto ripido: c’Ł quindi
un’alta probabilit￿ che gli elettroni passino attraverso la barriera di
potenziale.12 CAPITOLO 2. FUNZIONAMENTO DELLE MEMORIE FLASH
2.1.1 Hot-Electron Injection
Il funzionamento ￿sico del HEI Ł relativamente semplice: un elettrone viag-
gia dal Source al Drain, guadagnando energia dal campo elettrico laterale e
perdendo energia per colpa delle vibrazioni del reticolo cristallino.
Con campi bassi, questa Ł una condizione di equilibrio dinamico, che viene
mantenuta ￿nchŁ il campo raggiunge circa i 100 kV/cm. Per i campi che
superano questo valore, gli elettroni non sono piø in equilibrio col reticolo e
la loro energia inizia ad incrementare. Gli elettroni sono ￿eccitati￿ dal for-
te campo laterale, e una piccola porzione di loro ha abbastanza energia da
superare la barriera tra l’ossido e il silicio: questo pu￿ avvenire a patto che
vengano rispettate tre condizioni. Prima di tutto, devono possedere un’e-
nergia cinetica maggiore del potenziale della barriera; secondariamente, la
loro direzione deve essere perpendicolare alla barriera; in￿ne, devono essere
raccolti dal campo nell’ossido.
Per sapere quanti elettroni riusciranno a superare la barriera di potenziale,
dobbiamo conoscere la distribuzione di energia fE(";x;y) come funzione del
campo laterale ", la distribuzione della quantit￿ di moto fk(E;x;y) in fun-
zione dell’energia E dell’elettrone (ovvero quanti elettroni sono diretti verso
l’ossido), la forma e l’altezza della barriera di potenziale, e la probabilit￿
che un elettrone di energia E, vettore d’onda k, e distanza d dall’interfaccia
Si/SiO2 superi la barriera di potenziale. Ognuna di queste funzioni deve esse-
re esplicitata in ogni punto del canale, anche se ci￿ richiederebbe un modello
decisamente di￿cile da gestire: inoltre, quando l’energia guadagnata dagli
elettroni raggiunge una determinata soglia, l’impatto col reticolo cristallino
e con gli altri portatori in￿uisce in maniera pesante sulla perdita di energia,
rendendo obbligatoria la sua inclusione nelle nostre considerazioni. Possiamo
comunque sempli￿care il nostro studio con due diversi modelli.
La corrente del HEI Ł spesso descritta e simulata seguendo il modello de ￿l’e-
lettrone fortunato￿, non estremamente preciso ma che si Ł comunque rivelato
a￿dabile e soprattutto semplice, basato sulla supposizione che un elettrone
abbia abbastanza fortuna da viaggiare con un moto balistico nel campo " per
una distanza su￿cientemente lunga, eventualmente acquisendo abbastanza
energia da superare la barriera di potenziale se una collisione lo spinge in
direzione dell’interfaccia Si/SiO2.
Di conseguenza in￿uiscono varie probabilit￿ in questo calcolo, schematizzate
nella Figura 2.3: la probabilit￿ che il portatore sia abbastanza fortunato da
superare la barriera di ossido, avendo acquisito energia dal campo laterale,
e conservandola dopo la collisione (col reticolo o con un altro portatore) che
gli ha consentito di acquisire la direzione corretta ( Pb); la probabilit￿ che,
lungo il percorso dal punto di collisione all’interfaccia, esso non subisca al-2.1. IL TRANSISTOR A GATE FLOTTANTE 13
tri urti, che potrebbero fargli perdere energia o modi￿care la sua direzione
(PED); la probabilit￿ che il portatore abbia energia a su￿cienza per superare
il campo dell’ossido, repulsivo, e che quindi tende a impedirgli il passaggio
della barriera (POC).
Figura 2.3: Un diagramma dell’energia con i tre processi nell’iniezione
L’altro modello invece assimila l’elettrone ad un gas in equilibrio termico, e
lo caratterizza con una temperatura diversa da quella del reticolo, metten-
dola in relazione col campo di deriva: esso Ł un approccio sicuramente piø
formale, e mette in dipendenza la probabilit￿ di superare la barriera con il
pro￿lo completo del campo elettrico in quella regione di canale, essendo una
relazione non-locale.
Entrambi i modelli, comunque, consentono di fornire la seguente relazione
tra corrente di substrato Isub e la corrente di iniezione IG
IG=Ich  Isub=Iche
 =i (2.18)
con Ich corrente di canale, i energia di ionizzazione da impatto, e  Ł l’ener-
gia della barriera vista dai portatori che devono essere iniettati nell’ossido:
quest’ultima barriera deve essere corretta per e￿etto delle componenti di tun-
nel nella corrente di Gate.14 CAPITOLO 2. FUNZIONAMENTO DELLE MEMORIE FLASH
La corrente di substrato Ł formata da lacune generate dall’impatto degli
elettroni con il reticolo cristallino nella regione di Drain: esse sono sempre
generate dal momento che la soglia d’energia di ionizzazione i ( 1:6 V)
Ł piø bassa della barriera di energia di iniezione  ( 3:2 V). Alcune lacu-
ne possono ottenere energia dal campo elettrico laterale per essere iniettate
nell’ossido, facendolo degradare. Il processo di ionizzazione genera anche un
gran numero di portatori che possono essere iniettati nelle regioni dell’ossido,
dove possono essere intrappolati vicino all’interfaccia degradando le presta-
zioni del dispositivo.
Figura 2.4: IG in funzione del VFG con VD come parametro
La Figura 2.4 mostra la corrente d’iniezione IG misurata in un FGMOS con
una tecnica indiretta basata sulla relazione IG = dQFG=dt  CFGVFG =t
dove QFG Ł la carica nel Floating Gate, CFG Ł la capacit￿ di accoppiamento
tra il Floating ed il Control Gate, e VFG Ł il potenziale del Floating Gate.
La forma di queste curve mostra la dipendenza del meccanismo di iniezio-
ne da VG e VD. Quando VG < VD, c’Ł un punto nel canale dove il campo
elettrico trasversale nell’ossido cambia la sua direzione e respinge gli elettro-
ni invece di attrarli: il punto di pinch-o￿ Ł piø vicino al Source rispetto a
questo punto di inversione. All’incrementare di VG il campo laterale medio
aumenta, ma il punto di iniezione si sposta verso il Drain a causa del va-
riare del punto di inversione, anche lui dipendente da VG. Come risultato,
gran parte degli elettroni disponibili per l’iniezione si trova in una regione
dove il campo laterale Ł maggiore, portando ad un rapido decremento della
IG. Quando la VG supera la VD, la distribuzione degli elettroni eccitati Ł
sottomessa al campo elettrico laterale nei pressi del Drain, che diminuisce
all’aumentare di VG, riducendo cos￿ la corrente di Drain. IG dipende anche2.1. IL TRANSISTOR A GATE FLOTTANTE 15
Figura 2.5: IG in funzione del VFG con L come parametro
dalla lunghezza di canale, come mostrato in Figura 2.5: una diminuzione di
esso porta ad un aumento della IG dovuta all’aumento del campo elettrico
laterale, anche a bassa VG. Questo Ł dovuto all’accoppiamento tra FG e
Drain, che Ł maggiore in dispositivi piø corti: Ł da notare che la corrente di
Gate nella regione di iniezione esibisce una dipendenza decrescente da VFG al
ridursi della lunghezza di canale. Questo ha origine dall’aumento del campo
elettrico laterale "(x;  y(x)) per dispositivi piø corti: la riduzione di questo
campo, dovuta all’incremento della VFG, si noter￿ solo ad elevati valori di
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2.1.2 Fowler-Nordheim Tunneling
L’idea dell’e￿etto tunnel attraverso una barriera di potenziale si applica bene
alla struttura dell’ossido sottile nel MOS. La ￿gura 2.6 mostra il diagramma
del potenziale in un MOS dove applichiamo un segnale negativo all’elettrodo
del substrato di silicio drogato p.
Figura 2.6: IG in funzione del VFG con L come parametro
La probabilit￿ di e￿etto tunnel di un elettrone dipende principalmente dalla
forma, dall’altezza e dallo spessore della barriera.
Usando il modello dell’elettrone libero e l’approssimazione di Wentzel-Kramers-
Brillouin per le probabilit￿ dell’e￿etto tunnel, otteniamo la seguente espres-









B =3 hqF] (2.19)
dove B Ł l’altezza della barriera di potenziale, m
ox Ł la massa e￿ettiva del-
l’elettrone nella banda proibita del dielettrico, h Ł la costante di Planck, q Ł
la carica dell’elettrone, ed F Ł il campo elettrico attraverso l’ossido.
Nella Figura 2.7 possiamo notare la dipendenza della corrente dal voltaggio:
dal momento che il campo Ł, approssimativamente, il voltaggio applicato di-
viso lo spessore dell’ossido, una riduzione dello spessore dell’ossido senza una
riduzione proporzionale del voltaggio applicato produce un rapido aumento2.1. IL TRANSISTOR A GATE FLOTTANTE 17
Figura 2.7: log(J) in un FGMOS in funzione di F
della corrente di tunnel. Con un ossido abbastanza spesso (20-30 nm) biso-
gna applicare un alto voltaggio (20-30 V) per avere un’apprezzabile corrente
di tunnel. Con ossidi piø sottili, la stessa corrente pu￿ essere ottenuta con
voltaggi piø bassi.
Nei dispositivi attuali Ł stato scelto uno spessore ottimo (circa 10 nm): essi
usano il fenomeno dell’e￿etto tunnel per avere un compromesso tra i vincoli
delle prestazioni (velocit￿ di programmazione, consumo di potenza), per cui
ci sarebbe bisogno di ossidi sottili, e le problematiche dell’a￿dabilit￿, che
vorrebbero ossidi spessi.
Sempre dalla Figura 2.7 Ł evidente come con un campo di 7 MV/cm la den-
sit￿ di corrente sia circa 10 8 A/cm2, mentre con un campo di 10 MV/cm
diventi 10 1 A/cm2, con una variazione di ben 7 ordini di grandezza nel mo-
dulo della corrente di tunnel: con un campo di poco superiore potremmo
avere anche una di￿erenza di 12 ordini di grandezza.
L’e￿etto tunnel Ł usato soprattutto nelle EEPROM, per tre motivi in par-
ticolare: Ł un e￿etto puramente elettrico; il livello della corrente coinvolta Ł
relativamente basso e permette di generare internamente al chip ogni voltag-
gio richiesto tramite una pompa di carica; permette al tempo di program-
mazione (< 1 ms) di essere di 12 ordini di grandezza inferiore a quello di
conservazione del dato (> 10 y), fattore fondamentale in qualsiasi memoria
non volatile.
Dall’altro lato, la dipendenza esponenziale della corrente di tunnel dal cam-18 CAPITOLO 2. FUNZIONAMENTO DELLE MEMORIE FLASH
po elettrico dell’ossido causa alcuni problemi critici nel processo di controllo
del dato: ad esempio, una minima variazione dello spessore dell’ossido tra le
celle di un array di memoria produce una grande di￿erenza tra le correnti di
programmazione e cancellazione, portando ad una distribuzione poco omo-
genea delle tensioni di soglia in entrambi gli stati logici. Si avrebbe dunque
bisogno di un sistema di controllo piuttosto e￿ciente.
I difetti nell’ossido (la cui densit￿ aumenta con lo spessore dello stesso) de-
vono essere evitati per controllare le caratteristiche di programmazione/can-
cellazione e per avere una buona a￿dabilit￿. In ogni caso, frequenti cicli
di operazioni portano ad un conseguente incremento della carica intrappo-
lata nell’ossido: questo in￿uisce sull’altezza della barriera di potenziale, che
diventa piø bassa nel caso di carica positiva, o piø alta nel caso di carica
negativa, e quindi aumentando o decrementando le correnti di tunnel.
Sebbene la classica espressione per la corrente di FN (2.19) sia un buon
compromesso coi dati sperimentali, molti particolari sono stati ￿nora sotto-
valutati: la dipendenza del fenomeno dalla temperatura, gli e￿etti quantici
all’interfaccia, l’in￿uenza del ￿band bending￿ all’interfaccia del Si/SiO 2, e la
caduta di voltaggio nel silicio, il fatto che le corrette statistiche per gli elettro-
ni non siano maxwelliane ma di Fermi-Dirac. Queste caratteristiche sono di
fondamentale importanza nella simulazione del dispositivo sia per sviluppare
un modello generale per l’iniezione del tunnel che per avere una profonda
conoscenza dell’in￿uenza dello scaling nelle prestazioni del dispositivo.
Prima di tutto, la teoria classica parte dal presupposto che gli elettroni, cos￿
come le lacune, sulla super￿cie del conduttore siano trattati come un gas a tre
dimensioni formato da particelle libere con una distribuzione di Boltzmann
dell’energia. Ma quando la super￿cie del silicio Ł in inversione o in accumulo,
queste particelle sono con￿nate in una stretta buca di potenziale, e quindi
le leggi della meccanica quantistica richiedono il loro moto perpendicolare
all’interfaccia da quantizzare.
Quindi Ł corretto trattarli come un gas a due dimensioni secondo la meccanica
quantistica. I principali risultati di questo sono la scoperta della dipendenza
dell’altezza della barriera dal voltaggio e il fatto che il campo dell’ossido sia
inferiore al classico grazie alla maggiore perdita di potenziale nel substrato
di silicio.
Possiamo riscrivere la (2.19) in forma piø semplice come
J = A  F
2exp[ B=F] (2.20)
e usare A e B come funzioni del campo elettrico, includendo gli e￿etti quan-
tici. Questo approccio si Ł rivelato abbastanza soddisfacente in molti casi ma2.1. IL TRANSISTOR A GATE FLOTTANTE 19
pu￿ portare a di￿erenti valori di A o B a seconda dell’elettrodo di iniezione
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2.2 Operazioni sulla cella
Figura 2.8: Sezione di una cella Flash
Nella Figura 2.8 Ł mostrata una cella Flash standard, presentata per la
prima volta dalla Intel nel 1988 col nome di ETOX (EPROM Tunnel Oxide):
vi sono sostanziali di￿erenze da una EPROM, sebbene derivi da essa.
Prima di tutto, l’ossido tra il substrato e il Floating Gate Ł piuttosto sotti-
le (10 nm), in modo che, all’applicazione di un elevato voltaggio al Source
mentre il Gate Ł a massa, si formi un elevato campo elettrico nell’ossido,
permettendo l’e￿etto tunnel dal Floating Gate al Source. Queste condizioni
del segnale sono molto vicine alla rottura della giunzione Source-Bulk: la
di￿usione di Source Ł quindi realizzata in maniera diversa da quella di Drain,
che non ha a che fare con tali problematiche. Per realizzare questa diversit￿
viene aggiunta una maschera diversa durante la realizzazione del dispositivo:
la cella risulta quindi non simmetrica.
La lettura, la programmazione e la cancellazione dei dati sono schematizzate
nella Figura 2.9: bisogna in particolare prestare attenzione alla cancellazione,
l’operazione piø critica.
 Programmazione: Viene usata la HEI per caricare il Floating Gate, e
dunque cambiare la tensione di soglia del FGMOS. La programmazione
Ł ottenuta applicando simultaneamente un impulso al Control Gate e
al Drain quando il Source Ł a massa: questa operazione pu￿ essere ef-
fettuata selettivamente applicando l’impulso alla Word Line, a cui sono
collegati i Control Gate, e caricando opportunamente la Bit Line, che
connette i Drain.2.2. OPERAZIONI SULLA CELLA 21
Figura 2.9: Segnali tipici durante le operazioni per una cella Flash
Gli elettroni eccitati sono iniettati nel Floating Gate, e la tensione di
soglia dei transistor selezionati per l’operazione aumenta: questo au-
mento varia a seconda della durata dell’impulso di programmazione.
Per avere una variazione di voltaggio di circa 3 - 3.5 V, viene usual-
mente applicato un impulso della durata compresa tra 1 e 10 s.
Il comportamento si pu￿ studiare dalla ￿gura 2.10, in particolare nella
curva corrispondente ad Leff = 0:6: inizialmente notiamo una rapida
variazione della VT. Successivamente, con il potenziale del Floating
Gate che scende al di sotto del potenziale di Drain, VT satura. Il cam-
po elettrico nell’ossido di tunnel vicino al Drain si inverte, e l’iniezione
di elettroni nel Floating Gate diventa molto piø di￿cile. La varia-
zione della tensione di soglia intrinseca non dipende visibilmente dalla
lunghezza di canale, ma principalmente dal rapporto di accoppiamen-
to, ovvero la sovrapposizione tra il Floating Gate ed il Control Gate
nell’ossido di campo. Possiamo anche notare che la soglia intrinse-
Figura 2.10: Curve di programmazione con diverse lunghezze22 CAPITOLO 2. FUNZIONAMENTO DELLE MEMORIE FLASH
ca dipende linearmente dal voltaggio di Drain (Figura 2.11). Anche la
temperatura in￿uenza la velocit￿ di programmazione: un’alta tempera-
tura riduce il numero di elettroni eccitati disponibili per l’iniezione nel
Floating Gate, ritardando quindi le caratteristiche di programmazione.
Figura 2.11: Curve di programmazione con diversi accoppiamenti
 Cancellazione: Questa operazione richiede un alto voltaggio da appli-
care al Source (comune a tutti i transistor dell’array) con i Control Gate
a massa (tramite la WL) e i Drain ￿ottanti (tramite la BL). Prima di
applicare l’impulso di cancellazione, tutte le celle dell’array sono pro-
grammate per partire dalla stessa tensione di soglia: di seguito viene
applicato l’impulso di durata controllata.
La variazione della tensione di soglia dipende dal voltaggio del Source:
inoltre, per ogni Volt di riduzione del voltaggio di Source, il tempo di
cancellazione cresce di un ordine di grandezza, come si nota in Figura
2.12 La tensione di soglia dipende anche dallo spessore dell’ossido (Fi-
gura 2.13): dalla Figura uno potrebbe dire che, dopo la cancellazione
elettrica, celle con lo stesso spessore dell’ossido ma diversa tensione di
soglia iniziale raggiungano la stessa VT dopo l’operazione di cancellazio-
ne. Dal momento che i transistor nell’array hanno diversi spessori del-
l’ossido di Gate, e il meccanismo di cancellazione non Ł auto-limitante,
dopo un impulso di cancellazione possiamo avere ￿bit tipici￿ e ￿bit a
cancellazione rapida￿. (Figura 2.14) In seguito vengono lette tutte le
celle dell’array per controllare se sono state cancellate correttamente:
se ci￿ non Ł accaduto, vi Ł un altro ciclo di cancellazione e lettura. Alla2.2. OPERAZIONI SULLA CELLA 23
Figura 2.12: Curve di cancellazione con diversi VS
Figura 2.13: Curve di cancellazione con diversi spessori
￿ne di questa procedura, le celle non avranno la stessa VT, ma essa avr￿
una distribuzione gaussiana.
Questa operazione di cancellazione elettrica avviene principalmente at-
traverso il FN tunneling di cariche dal Floating Gate al Source: per
avere una giunzione in grado di sostenere gli alti voltaggi applicati
senza rompersi, la giunzione di Source deve essere progettata con pre-
cisione, e viene aggiunta al processo una nuova maschera (In Figura
2.15 un dettaglio della giunzione).
Un forte campo elettrico attraverso l’ossido di tunnel porta ad un forte
campo anche all’interfaccia del silicio, e questo pu￿ signi￿care forti cor-
renti di perdita dovuti al band-to-band tunneling (BBT) o addirittura
alla rottura della giunzione Source-Substrato.
Se il ￿band bending￿ Ł superiore alla banda proibita del semiconduttore,24 CAPITOLO 2. FUNZIONAMENTO DELLE MEMORIE FLASH
Figura 2.14: Curve di cancellazione per i due tipi di bit
e il campo elettrico sulla super￿cie Ł superiore ad 1 MV/cm, l’e￿etto
tunnel degli elettroni dalla banda di valenza a quella di conduzione di-
venta signi￿cativo, e le lacune sono lasciate nella banda di valenza. Gli
elettroni sono raccolti dal terminale di Source; le lacune sono iniettate
nel Substrato, generandovi cos￿ una corrente di perdita, che dipende
solo dal campo elettrico verticale nell’ossido, ovvero dalla di￿erenza di
potenziale tra Source e Gate. Il campo laterale non permette la gene-
razione di uno strato di inversione nell’interfaccia n +-Si/SiO2 e porta
ad una regione di spazio di svuotamento, senza alcun portatore libe-
ro. Quando il potenziale al Source Ł su￿cientemente alto, l’impatto
tra i portatori diventa signi￿cativo e contribuisce alle correnti di per-
dita, dando inizio alla rottura. Il voltaggio minimo per dare inizio al
BBT diminuisce alla riduzione dello spessore dell’ossido, e questo Ł uno
dei principali problemi nello scaling. Le lacune generate possono gua-
dagnare energia per essere iniettate nell’ossido dove sono intrappolate
nell’interfaccia del Si/SiO2.
La rottura del Source Ł uno dei maggiori limiti della riduzione del tem-
po di cancellazione, dal momento che con un aumento della tensione al
Source esso diminuisce: una soluzione Ł ottenuta ottimizzando il pro￿-
lo della giunzione di Source ad una piø graduale per ridurne il campo
elettrico e conseguentemente la corrente di substrato di qualche ordine
di grandezza.
In una cella Flash convenzionale a due tensioni, dove oltre alla consue-
ta VCC (3-5 V) abbiamo disponibile un’altra tensione, elevata (circa 122.2. OPERAZIONI SULLA CELLA 25
V), Vpp, la cancellazione Ł ottenuta applicando un’alta tensione positiva
alla regione di Source, mentre la WL (e quindi il Control Gate) Ł a mas-
sa. In una cella a singolo voltaggio invece la mancanza di Vpp implica
una generazione interna al chip di un voltaggio negativo tramite una
pompa di carica: in questo caso la di￿erenza di potenziale necessaria
tra il Source e il Control Gate Ł ottenuta applicando VCC al Source e
una tensione negativa VGN al Control Gate. Non importa come que-
sta di￿erenza sia ottenuta, in entrambi i casi il forte campo elettrico
nell’ossido tra Floating Gate e Source d￿ origine ad una corrente di
Gate dovuta al FN tunneling: simultaneamente, il campo elettrico nel
silicio Ł responsabile della corrente tra Source e Substrato dovuta al
BBT tunneling, funzione della tensione di Source.
Figura 2.15: Dettaglio della giunzione di Source
 Lettura: Il dato salvato in una cella Flash pu￿ essere misurato determi-
nando la tensione di soglia del FGMOS. Il modo migliore e piø veloce
per farlo Ł leggendo la corrente che scorre nella cella con un segnale
￿ssato al Gate: come si pu￿ notare dalla Figura 2.16, i valori logici ￿1￿
o ￿0￿ presentano la stessa curva di transconduttanza, ma spostata di
una determinata quantit￿ - la variazione della tensione di soglia VT -
proporzionale alla carica immagazzinata Q.
Perci￿, quando Ł immagazzinata una determinata carica C e abbiamo
la conseguente variazione di tensione VT, Ł possibile ￿ssare un vol-
taggio di lettura in modo che, se il dato presente Ł ￿1￿, la corrente sia
molto alta (sulle decine di A), mentre nel caso di ￿0￿ la corrente sia
pressochŁ nulla. In questo modo Ł possibile de￿nire uno stato logico
￿1￿ da un punto di vista microscopico (nessuna carica immagazzinata) e
macroscopico (alta corrente): viceversa, per lo stato logico ￿0￿ abbiamo
carica immagazzinata e corrente nulla.26 CAPITOLO 2. FUNZIONAMENTO DELLE MEMORIE FLASH
Figura 2.16: Operazione di lettura in un FGMOS2.3. L’ARCHITETTURA A NAND 27
2.3 L’architettura a NAND
Figura 2.17: Architettura NAND
L’approccio per l’organizzazione di un array di celle in una struttura a
NAND consente un grande miglioramento nelle prestazioni e nei risultati ri-
spetto ad altre architetture: l’unita base Ł costituita da una serie di FGMOS
(solitamente 8 o 16) che costituiscono una catena connessa alla Bit Line e
alla massa tramite due transistor di selezione (Figura 2.17). Questa orga-
nizzazione permette l’eliminazione di tutti i contatti tra le Word Line, che
possono essere separate dalle minime regole di layout, riducendo l’area oc-
cupata di circa il 40% (Figura 2.18). Per di piø, un tipo di memoria che ha
come un’unit￿ base una cella che immagazzina un solo bit Ł piø vicina alla
memoria ideale con l’accesso in parallelo: permette di programmare anche
pagine da 256 byte, avendo un’ottima versatilit￿.
Figura 2.18: Confronto tra le architetture
Nella Figura 2.19 viene mostrata una sezione di un blocco elementare da 828 CAPITOLO 2. FUNZIONAMENTO DELLE MEMORIE FLASH
bit di una memoria Flash da 4 MB organizzata a NAND insieme ai circuiti
periferici.
Figura 2.19: Cella NAND e circuiti periferici
I voltaggi di cancellazione sono circa 20 V per il n-substrato, i p-well2, il
Drain ed il Source, mentre Ł 0 V per il Control Gate del transistor seleziona-
to. Questi segnali inducono l’e￿etto tunnel attraverso la p-well2, portando ad
una bassa soglia negativa. Non c’Ł di￿erenza di potenziale tra Drain e p-well,
quindi non c’Ł breakdown nella giunzione. I voltaggi di programmazione sono
18 V sul Control Gate selezionato, 10 V per gli altri Gate, il p-well2 invece
Ł a massa.
I transistor di selezione ricevono il segnale per connettere la catena alla Bit
Line e isolarla dalla massa: se deve essere salvato uno ￿0￿, la BL Ł a massa.
Source e Drain sono a massa, e solo il transistor selezionato ha un campo
elettrico nell’ossido tale da indurre l’iniezione di elettroni dal substrato al
Floating Gate, aumentando la tensione di soglia al livello alto. Se invece
deve essere salvato un ￿1￿, sulla BL viene portato un segnale a 10 V: non c’Ł
e￿etto tunnel e la soglia Ł negativa.
L’operazione di lettura Ł e￿ettuata applicando 5 V a tutti i Control Gate
eccetto quello selezionato, che Ł a massa: i transistor di selezione ora condu-
cono, e connettono la catena alla BL e alla massa: la BL Ł precaricata e di
conseguenza, se il dato da leggere Ł ￿1￿ e il transistor selezionato conduce,
essa viene scaricata a massa; se invece il dato da leggere Ł ￿0￿, il transistor Ł
spento e la BL mantiene la carica.
Se l’array ha un’architettura a NAND, il controllo delle tensioni di soglia
Ł un fattore critico, poichØ sono ammesse solo piccole variazioni rispetto al
valore nominale. Negli array a NAND sia il meccanismo di programmazione
che quello di cancellazione avvengono tramite l’e￿etto tunnel degli elettro-
ni: dal momento che l’e￿etto tunnel Ł piø e￿ciente della HEI, le correnti
sono inferiori e le di￿erenti tensioni di alimentazione possono essere genera-
te internamente con pompe di carica implementate nello stesso die. Questa
architettura Ł preferita per le applicazioni Flash per la grande densit￿ delle
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Il tempo di accesso alle pagine Ł circa 80 ns, e anche la programmazione pu￿
essere e￿ettuata sulla pagina, riducendo il tempo di programmazione a circa
300 s per pagina: la cancellazione Ł invece veloce e richiede 6 ms per blocco
e circa 10 ms per chip.30 CAPITOLO 2. FUNZIONAMENTO DELLE MEMORIE FLASHCapitolo 3
Problematiche
3.1 A￿dabilit￿
La cella Flash eredita molte problematiche, data la struttura e il metodo di
funzionamento simili, dalle celle EPROM ed EEPROM: gran parte di esse
sono dovute al continuo aumento della densit￿ delle memorie, che in￿uisce
principalmente sulla velocit￿ e sull’a￿dabilit￿ (con a￿dabilit￿ si intende la
qualit￿ di mantenere piø a lungo possibile nel tempo le caratteristiche fon-
damentali e garantite del prodotto appena uscito dalla fabbrica).
Dalla progettazione alla realizzazione di una memoria, si pu￿ incorrere in
un gran numero di problemi, integrando milioni di celle su un unico array:
la nostra conoscenza sull’argomento, e quindi la ￿ducia nelle potenzialit￿ e
nella sicurezza di una memoria Flash, cresce a mano a mano che aumenta la
comprensione dei fenomeni di errore interni alla cella.
Le possibilit￿ di test permettono il riscontro di difetti latenti sin dal wafer, i
quali portano a errori a livello di cella come ad esempio la perdita del dato, i
difetti dell’ossido, disturbi di programmazione e altre problematiche comuni
alle memorie Flash, che ciononostante rimangono comunque una delle me-
morie non volatili piø a￿dabili sul mercato.
Tra memorie a NAND e memorie a NOR, comunque, possiamo riscontra-
re delle di￿erenze, principalmente per il fatto che le NAND contengono un
maggior numero di blocchi mal funzionanti: nonostante il costruttore indichi
un numero minimo di celle correttamente funzionanti, la locazione di quel-32 CAPITOLO 3. PROBLEMATICHE
le difettose deve essere scoperta dall’acquirente tramite il successivo utilizzo
della memoria stessa. Non Ł tutto, poichØ anche con l’eccessivo utilizzo al-
cune celle potrebbero diventare non funzionanti, ed anche il loro mancato
funzionamento si riscontra solamente durante l’esecuzione.
Uno dei principali punti di forza di questa architettura, comunque, rimane il
limitato consumo di potenza: essendo dispositivi a Metal-Oxide-Semiconductor,
consumano poca energia nei periodi in cui non sono utilizzati, e anche du-
rante le operazioni stesse. E, come ogni dispositivo a stato solido, le memorie
Flash hanno un’ottima resistenza ad urti e vibrazioni, potendo lavorare anche
in un ampio raggio di temperature.3.2. PRINCIPALI FATTORI DI ERRORE 33
3.2 Principali fattori di errore
3.2.1 Distribuzione della tensione di soglia
Avendo a che fare con un gran numero di celle, anche nell’ordine del milione,
bisogna comprendere a pieno come il fattore della dispersione della tensio-
ne di soglia in￿uisca sul corretto funzionamento del dispositivo, poichØ essa
varia a seconda dell’operazione appena e￿ettuata e deve essere controllata
per non essere eccessivamente distribuita su valori troppo lontani da quel-
lo prestabilito: il modo migliore per comprenderlo Ł dunque studiare il suo
comportamento su tutto l’array in seguito a diverse operazioni speci￿che, in
particolare la cancellazione UV, la programmazione HEI e la cancellazione
per FN tunneling.
Figura 3.1: Distribuzione della tensione di soglia
Come possiamo notare dalla Figura 3.1, dopo la cancellazione UV abbiamo
una distribuzione piuttosto stretta e simmetrica: uno studio approfondito ci
rivela che essa Ł una distribuzione gaussiana, dipendente in modo particolare
da variazioni casuali dello spessore dell’ossido, dalle dimensioni critiche e dal
drogaggio.
Dopo la programmazione CHE, la distribuzione Ł ancora simmetrica, seb-
bene molto piø ampia: ci￿ avviene principalmente perchŁ i fattori che han34 CAPITOLO 3. PROBLEMATICHE
contribuito alla dispersione della cancellazione UV si ri￿ettono anche su que-
sta programmazione, dando vita a quest’amipa distribuzione.
Dopo la cancellazione elettrica, invece, otteniamo una distribuzione anco-
ra piø sparsa e soprattutto non simmetrica: il culmine di essa continua ad
essere una distribuzione gaussiana con una deviazione sicuramente maggiore
rispetto a quella di programmazione (e le celle che soddisfano questo requisito
vengono de￿nite celle ￿normali￿), ma ci ritroviamo con una coda di celle, per
basse VT, che di￿erisce in maniera sostanziale dalla tensione di soglia media
voluta, seguendo piuttosto una legge esponenziale, e che quindi si cancellano
molto piø velocemente rispetto alle normali celle (e vengono chiamate celle
￿coda￿).
La dispersione delle celle normali Ł stata ampiamente studiata, ed Ł stata
trovata la dipendenza della loro distribuzione dalle variazioni nel fattore di
accoppiamento: per le celle coda, invece, elemento chiave in una memoria,
lo studio del funzionamento risulta piø complicato. Si ritiene per￿ che il loro
particolare comportamento sia dovuto a difetti nell’elettrodo di iniezione o
a cariche presenti nell’ossido. Per il fatto che esse si cancellano molto piø
velocemente rispetto alle normali celle, sarebbe comune pensarle come di-
fettose: ma il loro numero Ł talmente elevato che non sono semplicemente
classi￿cabili come difetti di fabbricazione.
Lo studio delle celle coda ha portato a vari modelli per spiegare questo fe-
nomeno: ad esempio, una distribuzione nella struttura policristallina del
Floating Gate, con una variazione nell’altezza della barriera tra due cristal-
li, darebbe luogo ad un aumento locale della barriera del tunnel. Un altro
modello spiega la presenza di queste celle coda con la distribuzione casuale
di cariche positive nell’ossido di tunnel: esso Ł supportato dalla conoscen-
za di trappole donatrici presenti nell’ossido che mostrano l’incremento della
densit￿ di corrente nel tunnel causata dalle cariche positive nelle vicinanze
dell’elettrodo di iniezione.
Indipendentemente dal modello, si pu￿ dimostrare che la coda di celle con di-
pendenza esponenziale Ł dovuta a imperfezioni strutturali (difetti intrinseci)
e pu￿ essere minimizzata con processi di ottimizzazione, ma la sua elimina-
zione non Ł possibile: le memorie Flash devono essere progettate tenendo
conto di queste imperfezioni.
3.2.2 Disturbi di programmazione
Con ￿disturbo di programmazione￿ si intende la corruzione del dato salvato
in una cella dovuta allo stress a cui Ł sottoposta anche nel momento in cui3.2. PRINCIPALI FATTORI DI ERRORE 35
si stanno programmando altre celle dell’array di memoria.
Figura 3.2: Array Flash
Nella Figura 3.2 abbiamo lo schema di un’array di memoria Flash, in cui Ł
evidenziata la cella che vogliamo programmare, e le corrispondenti righe e
colonne che vengono in￿uenzate durante la scrittura della stessa per e￿etto
dei disturbi: i due di￿erenti tipi di disturbo vengono chiamati di Gate per le
righe, di Drain per le colonne.
Nel caso del disturbo di riga, se un’elevata tensione Ł applicata alla WL, tutte
le altre celle devono sopportare lo stress senza la perdita del dato: essa pu￿
accadere per perdite nell’ossido di gate o nel dielettrico interpoly. Supponia-
mo quindi di applicare sulla WL selezionata una tensione di circa 12 V e, per
la generazione di elettroni eccitati per e￿ettuare la programmazione, venga
applicato alla BL un segnale di 5-7 V: i Gate degli altri transistor potrebbero
quindi essere sotto stress, e potremmo avere e￿etto tunnel degli elettroni dal
Floating Gate al Control Gate attraverso l’ossido interpoly in tutte le celle
programmate, ovvero quelle in cui abbiamo cariche nel FG, poichØ Ł applica-
ta una tensione di 12 V al Gate e di 0 V sia al Source che al Drain. Questo
disturbo, che porta alla perdita di carica e riduce quindi la tensione di soglia,
Ł chiamato ￿dc-erasing￿; ma oltre all’e￿etto in queste celle, l’e￿etto tunnel
potrebbe anche esserci nelle celle non programmate, dal Substrato al Floa-
ting Gate, ovvero nei transistor ￿vuoti￿, portando all’acquisizione di carica
e alla modi￿ca della tensione di soglia, e￿etto chiamato ￿dc-programming￿.
Entrambi questi e￿etti sono presenti anche durante le operazioni di lettura.
Quando invece Ł applicato un alto voltaggio (5-7 V) alla BL, esso pu￿ stres-
sare i Drain di tutti i transistor nella stessa colonna di quello selezionato per36 CAPITOLO 3. PROBLEMATICHE
l’operazione in corso: avendo in comune la stessa BL, gli elettroni subiscono
l’e￿etto tunnel dal FG al Drain, attraverso l’ossido di Gate: possono anche
generarsi lacune dovute agli impatti nel substrato, e conseguentemente es-
se vengono iniettate nel Floating Gate. Questo disturbo Ł chiamato ￿drain
disturb￿ e causa perdite di carica e un decremento della tensione di soglia:
esso pu￿ avvenire anche in caso di cicli di scrittura troppo lunghi, ed Ł spesso
usato come indicatore della qualit￿ dell’ossido di Gate.
Quindi questi disturbi diventano rilevanti soprattutto dopo ripetute opera-
zioni di lettura e scrittura, ad esempio quando esse devono essere e￿ettuate
per un’intera riga o per un’intera colonna.
3.2.3 Conservazione dei dati
Ad una memoria non volatile Ł richiesta la capacit￿ di mantenere i dati anche
per una decina d’anni, resistendo a cicli di scrittura e cancellazione ed es-
sendo sottoposta a forti tensioni e correnti attraverso gli ossidi sottili: tutto
ci￿ potrebbe portare alla perdita di carica immagazzinata nel Floating Gate,
basti pensare che ad una tensione di soglia abbastanza comune, 2 V, siamo in
presenza di un numero di elettroni nell’ordine di 103 - 104, ed una perdita di
un semplice 20% di questa quantit￿ potrebbe portare ad una lettura erronea
della cella, e dunque ad una perdita del dato.
Possiamo dividere i difetti che portano a queste perdite in due categorie:
intrinseci, dovuti ai difetti interni del dispositivi, ed estrinseci, causati dai
meccanismi ￿sici che sono utilizzati per la programmazione e per la cancel-
lazione.
 Tra i difetti intrinseci che possiamo trovare abbiamo ad esempio l’emis-
sione di elettroni assistita da campo, e consiste nel moto di elettroni
immagazzinati nel FG di una cella programmata, che migrano verso
l’interfaccia con l’ossido e da qui subiscono l’e￿etto tunnel per arrivare
al substrato, causando la perdita di carica. Se invece la cella ha la
tensione di soglia di livello basso, si veri￿ca l’iniezione opposta. Questa
corrente di perdita dipende dal coe￿ciente di accoppiamento tra FG
e CG G e dal livello di stress: la probabilit￿ che un’elettrone passi
attraverso l’ossido dipende dalla di￿erenza di potenziale tra FG e sub-
strato, e il potenziale di FG dipende dal CG tramite G. La carica
Q nel FG scende con il diminuire di G o con l’aumentare del livello






con ox la costante dielettrica del silicio e  l’area del FG.
Un altro difetto che porta alla perdita di carica, l’emissione termoionica,
Ł un meccanismo di emissione di portatori al di sopra della barriera di
potenziale. A temperatura ambiente, il fenomeno Ł trascurabile, ma ad
alte temperature inizia a diventare rilevante.
 Tra le cause estrinseche ci sono ad esempio i difetti dell’ossido, che pos-
sono causare perdita o aumento della carica: se la cella Ł programmata,
il FG ha un potenziale negativo data la carica immagazzinata, e questo
potenziale induce un campo elettrico nell’ossido che circonda lo stesso
FG. Nell’ossido sottile, questi campi elettrici possono diventare anche
piuttosto forti, e i difetti nell’ossido possono indurre cammini condut-
tivi che arrivando a programmare la cella; se la cella invece Ł cancellata
e possiede una carica positiva, allora il campo elettrico induce un gua-
dagno di carica.
La contaminazione ionica Ł un grande problema per ogni memoria non
volatile: gli ioni, solitamente positivi, vengono attratti dal FG caricato
negativamente, inducendo ad una perdita di carica.
3.2.4 Resistenza a programmazione e scrittura
La garanzia di durata di una memoria Flash Ł di circa 105 cicli di programma-
zione e cancellazione: essi per￿ possono causare una degradazione, piuttosto
uniforme, delle prestazioni della cella, dovuta principalmente alla degrada-
zione dell’ossido di tunnel.
Come notiamo dalla Figura 3.3, la variazione della tensione di soglia in pro-
grammazione e in cancellazione ci danno una misura dell’invecchiamento del-
l’ossido di tunnel: nelle vere memorie Flash vengono usati algoritmi per pre-
venire questa degradazione, che per￿ portano ad un incremento del tempo di
programmazione e cancellazione. In particolare, la riduzione della tensione
di soglia in programmazione Ł dovuta alla generazione di trappole nell’ossido,
meccanismo che porta alla degradazione degli elettroni eccitati.
Il cambiamento della tensione di soglia in cancellazione, invece, ri￿ette le di-
namiche di una carica pre￿ssata nell’ossido di tunnel in funzione della carica
iniettata: la degradazione iniziale della VT Ł dovuta ad un accumulo di cariche
positive che aumentano l’e￿cienza dell’e￿etto tunnel, mentre l’incremento a38 CAPITOLO 3. PROBLEMATICHE
Figura 3.3: Tensione di soglia in funzione del numero di cicli
lungo termine della VT Ł dovuto alla generazione di trappole negative. Tutte
queste problematiche possono essere ridotte ottimizzando il processo utilizza-
to per l’ossido di tunnel: una volta che il processo e la produzione garantisco-
no una determinata resistenza, non dovrebbero esserci grandi variazioni tra i
lotti prodotti. I problemi di resistenza, infatti, vengono principalmente dal-
le singole celle, presentando esse stesse difetti di conservazione dopo cicli di
programmazione/cancellazione. Un elevato stress sull’ossido sottile aumenta
la densit￿ di corrente a basso campo elettrico: questo eccesso di corrente, che
causa una deviazione signi￿cativa dalle curve FN caratteristiche, Ł conosciuto
come ￿stress-induced leakage current￿ (SILC), attribuito ai difetti dell’ossido
e alle trappole che aiutano l’e￿etto tunnel. I principali fattori da cui il SILC
dipende sono il campo dovuto a questo stress, la quantit￿ di carica iniettata
durante lo ￿stress￿, e lo spessore dell’ossido. Per condizioni di stress ￿ssate, la
corrente di perdita aumenta signi￿cativamente con spessori di ossido minori.
Lo studio della resistenza va quindi e￿ettuato su interi array, e non su singole
celle, in particolare sulle celle coda, e questo problema Ł il principale limite
allo scaling dello spessore dell’ossido di tunnel: sotto 8-9 nm, il numero di cel-
le difettose diventa troppo alto, e nemmeno tecniche di correzione dell’errore
so￿sticate possono correggere questo problema.Capitolo 4
Applicazioni e utilizzo
Nel campo dell’elettronica, il mercato delle memorie pu￿ essere principal-
mente diviso in due categorie: le memorie portatili a bassa capacit￿ e le
memorie ad alte capacit￿. Le Flash, ovviamente, dominano il mercato delle
basse capacit￿ e continueranno a farlo in futuro, principalmente per i costi
contenuti; d’altro canto per￿ gli HDD sono il principale prodotto venduto nel
campo delle alte capacit￿, dal momento che il requisito principale per questo
tipo di memorie Ł il costo del prodotto per GB, requisito in cui gli HDD sono
tuttora superiori rispetto alle memorie Flash.
Per il mercato di notebook e desktop, infatti, la richiesta di alte capacit￿ con-
tinua a rimanere il requisito primario, dal momento che l’immagazzinamento
di risorse quali foto, musica e video continua ad espandersi e richieder￿ siste-
mi di memoria sempre maggiori: ciononostante, c’Ł un leggero ma costante
aumento del segmento di mercato dove non sono richieste alte capacit￿, ad
esempio nel caso dove i clienti vogliano mantenere solo una ￿cache￿ dei dati
frequentemente usati e dei programmi. In questo caso delle SSD o delle Flash
integrate potrebbero bastare.
Le memorie SSD sono un’altra forma di memoria non volatile che a poco
a poco sta rimpiazzando anche gli HDD: esse usano al 100% l’architettura
Flash a NAND per immagazzinare il dato, e poichŁ appaiono al sistema pro-
prio come un HDD non vi Ł alcun bisogno di installazione di nuovi driver o
di altri sitemi di interfacciamento.
Le SSD non so￿rono dei problemi meccanici e di rotazione tipici degli HDD, e
l’accesso a settori casuali Ł limitata solo dalla latenza di lettura di una pagina
di una NAND: dunque le operazioni ad accesso casuale per una SSD possono40 CAPITOLO 4. APPLICAZIONI E UTILIZZO
essere tra le 10 e le 50 volte piø veloci di un HDD; per gli accessi sequenziali
invece gli HDD continuano ad essere piø rapidi. Purtroppo alcuni problemi
intrinseci delle NAND potrebbero comunque rendere le SSD piø lente degli
HDD in alcuni accessi casuali o sequenziali, come ad esempio la latenza di
lettura piø lunga o i tempi di cancellazione di blocchi piø lenti.
La combinazione di questi di￿erenti fattori porta al fatto che la maggior par-
te delle SSD indirizzate ai notebook non siano sensibilmente piø veloci degli
HDD, ma le SSD possono superare molti di questi problemi prestazionali au-
mentando il parallelismo e aggiungendo una cache di scrittura. Alcune SSD
hanno gi￿ integrato queste caratteristiche, mostrando signi￿cativi migliora-
menti seppur con un aumento non indi￿erente del costo.
L’a￿dabilit￿ a lungo termine sulle SSD, invece, rimane un problema aperto:
pur essendo un apparecchio a stato solido e quindi potenzialmente piø ro-
busto di un HDD, il numero limitato di cicli di cancellazione per una Flash
potrebbe essere una limitazione.
Figura 4.1: HDD ed SSD a confronto
Ma un altro problema relativo agli utilizzi delle memorie Flash nei PC ri-
guarda le possibili scelte che derivano dall’utilizzo della tecnologia: le varie
alternative, tra cui HDD ibridi, SSD e memorie turbo, presentano ognuna
diversi punti di forza, lasciando all’utente la scelta a seconda del diverso uti-
lizzo che deve fare della sua memoria non volatile. Vi sono quindi campi in
cui potrebbe essere richieste le alte prestazioni delle SSD, seppure con esse
venga dietro anche un alto prezzo. Ma per gli utilizzi principali di immagaz-
zinamento dati, ovvero dove c’Ł bisogno di terabyte di capacit￿, un uso cos￿
signi￿cativo delle memorie Flash non Ł economicamente consigliato neppure41
nel futuro piø prossimo.
Figura 4.2: Prestazioni a confronto
Un modo, dunque, per combinare le elevate capacit￿ di un HDD e la velocit￿
di una memoria Flash pu￿ essere l’utilizzo di quest’ultima come memoria
￿cache￿ in aggiunta ad un HDD per prevenire i problemi dovuti alla latenza
meccanica del dispositivo, oppure l’utilizzo come bu￿er per le richieste di
accesso ai dati delle CPU.
L’utilizzo piø di￿uso per la memoria Flash, per￿, rimane quello delle schede
di memoria: pensiamo ad esempio alle SD che inseriamo nel nostro cellulare
o nella macchina fotogra￿ca, o anche alle Memory Card utilizzate da console
casalinghe quali PlayStation. Esistono vari modelli di schede, ognuno con la
propria interfaccia e dimensioni speci￿che che variano a seconda dell’utiliz-
zo per cui sono predisposte: ad esempio per i telefoni cellulari si necessita
di schede dalle dimensioni contenute (SD o MMC ridotte), mentre per le
fotocamere digitali si possono avere schede piø grandi che richiedono per￿
una maggiore densit￿ di memoria (CF, SD, MMC). Una problematica che
si riscontra in questa applicazione Ł la capacit￿ delle schede di sopportare
l’inserzione e la rimozione, ovvero resistere all’improvvisa mancanza di una
fonte di alimentazione senza perdere il dato salvato.
Una scheda Ł un sistema piccolo e completo dove ogni componente Ł salda-
to su una printed circuit board (PCB) e messo in package indipendenti: in
questo modo Ł possibile aggiungere componenti aggiuntivi esterni, come ad42 CAPITOLO 4. APPLICAZIONI E UTILIZZO
Figura 4.3: Gamma di schede di memoria
esempio dei generatori di segnali di clock o dei generatori di potenza. Ci￿
per￿ non Ł attuabile in schede di dimensioni contenute come le SD, le quali
hanno le dimensioni di un die di una memoria a NAND, e vi Ł una stretta
limitazione alla massima densit￿ della scheda, essendo montate direttamente
su sottili die. Un’altra problematica Ł quindi lo stress da assemblaggio, che
richiede l’attuazione di altri test sull’e￿cienza della scheda e quindi a costi
maggiori.
I modelli piø di￿usi di schede di memoria sono quelli da 2 o 4 GB, grazie
soprattutto al costo contenuto, ma possiamo avere anche modelli ￿no a 64
GB (CompactFlash).Capitolo 5
Conclusioni e sviluppi futuri
Le memorie Flash subiscono un costante confronto con le controparti mecca-
niche, gli HDD, sotto vari pro￿li: il costo, le prestazioni, l’utilizzo. Abbiamo
gi￿ ampiamente discusso riguardo le possibili applicazioni della tecnologia
Flash, ed esaminiamo dunque gli altri due campi per giungere a delle possi-
bili conclusioni a riguardo.
Sul prezzo in￿uiscono ovviamente i costi alla fabbrica, come ad esempio la
manodopera, i componenti, ecc.: bisogna per￿ tener conto del fatto che il
prezzo a cui le memorie vengono venute Ł in￿uenzato da vari fattori, quali
il particolare periodo storico, la domanda, la disponibilit￿, i livelli di inte-
grazione e una possibile sovrapproduzione del prodotto. Per questa analisi
prenderemo in esame il caso di integrazione minima, escludendo quindi qual-
siasi possibile fattore esterno.
Per gli HDD possiamo notare una grande variet￿ nei possibili prezzi, dovuta
principalmente al fatto che, per la sua fabbricazione, vi Ł bisogno un numero
non indi￿erente di componenti meccaniche: ci￿ in￿uisce soprattutto per le
memorie a capacit￿ inferiore, poichØ ad un ￿ssato costo per GB di memoria
le componenti meccaniche rimangono invariate, pesando sostanzialmente sul
prezzo di una memoria a bassa capacit￿. Non Ł tutto, poichØ tra gli HDD
abbiamo un ampio range di prezzi, a seconda della forma, della capacit￿,
dell’a￿dabilit￿ e delle prestazioni, e possiamo dunque avere HDD i cui costi
di￿eriscono anche di un ordine di grandezza (x10).
Per una memoria Flash invece il costo medio Ł dato dal costo per la produ-
zione di un wafer diviso il numero di celle realmente funzionanti: gran parte
del costo deriva dai processi e dai macchinari utilizzati: in ogni caso il costo44 CAPITOLO 5. CONCLUSIONI E SVILUPPI FUTURI
medio per chip diminuisce a poco a poco ogni anno, dovuto all’aumento delle
dimensioni del wafer e ai tempi di produzione sempre piø ridotti. Un altro
motivo che ha portato alla costante diminuzione del prezzo Ł lo sviluppo del-
la tecnologia MLC, ovvero a celle con diversi livelli di tensione di soglia in
grado di poter assumere quindi piø di due valori logici, e che ha portato ad
una maggiore densit￿ e ad un maggior numero di bit per cella. Dunque negli
ultimi cinque anni abbiamo assistito ad un dimezzamento del costo delle me-
morie Flash: ci￿ Ł per￿ dovuto a eventi unici che molto probabilmente non
si ripeteranno, e dunque nel futuro non potremo aspettarci una tale diminu-
zione del prezzo.
Per i prossimi anni gli analisti hanno previsto una costante diminuzione del
prezzo di entrambe le tecnologie, con gli HDD che rimarranno dunque i piø
convenienti dispositivi confrontando i $/GB.
Riguardo alle prestazioni, il confronto Ł sicuramente piø semplice: le Flash
sono piø appetibili soprattutto per le operazioni ad accesso e scrittura ca-
suale, mentre per le operazioni sequenziali i problemi delle Flash possono
essere risolti con l’utilizzo del parallelismo. Il costante aumento delle presta-
zioni di dispositivi nuovi quali le SSD sta portando ad una sempre maggior
di￿usione e ad un continuo sviluppo in questo campo: al giorno d’oggi la
presenza di SSD in notebook o Personal Computer non Ł piø un’eccezione,
essendo diventata una risorsa a￿dabile ed estremamente competitiva grazie
all’elevata velocit￿ di accesso, a scapito per￿ di una minore a￿dabilit￿ sul
lungo periodo.
Riguardo invece alle schede di memoria, il loro larghissimo utilizzo non Ł
certo poco noto: qualunque dispositivo portatile, come ad esempio un te-
lefono cellulare o una macchina digitale, ne fa costante utilizzo, rendendo
le memorie Flash gli assoluti dominatori di questa fetta di mercato, avendo
ampiamente soppiantato gli HDD.
Con piø di vent’anni di costante utilizzo e miglioramento, dunque, le memo-
rie Flash sono sicuramente un dispositivo largamente di￿uso e in grado di
soddisfare un’ampia fetta di mercato grazie alla sua grande ￿essibilit￿ e ai
costi contenuti rispetto agli altri generi di memorie non volatili: il loro in-
gresso ha cambiato radicalmente il mondo delle memorie a semiconduttore,
ponendo uno standard con cui ogni futura architettura di immagazzinamen-
to dati dovr￿ confrontarsi. I continui miglioramenti sia nelle prestazioni che
nei costi non fa che aumentare la loro di￿usione, rendendo per￿ precluso il
mondo delle memorie con bassi rapporti $/GB o in cui vi Ł bisogno di accessi
rapidi e un’a￿dabilit￿ comprovata nella lunga distanza.
Non sar￿ inoltre possibile assistere ad un altro sostanziale calo dei costi di
questo prodotto, essendo, come precedentemente detto, dovuto ad eventi
unici di￿cilmente ripetibili: le future tecnologie a 3x o 4x MLC dovranno45
dimostrare la loro a￿dabilit￿ e la possibilit￿ di essere scalate anche su lito-
gra￿e di dimensioni inferiori. Vi sono inoltre nuove memorie non volatili che
a lungo andare potrebbero soppiantare le memorie Flash proprio nei campi
in cui esse risultano fallaci, ovvero la resistenza e la velocit￿ di scrittura:
questo Ł il caso delle gi￿ discussione SSD. Recenti sondaggi della Kroll On-
track, azienda leader del recupero dati da Hard Disk, hanno contribuito a
dare un’immagine piø chiara della di￿usione di questa tecnologia, sempre
piø utilizzata sia a livello domestico che aziendale. Le SSD infatti risultano
sempre piø di￿use soprattutto tra i manager, utilizzatori di apparecchi quali
tablet o dispositivi mobili, grazie in particolare alla loro maggior velocit￿ di
accesso dei dati; secondariamente viene preferito il loro utilizzo per l’a￿da-
bilit￿ e per il risparmio energetico.
Va tenuto conto per￿ del fatto che, sempre secondo il sondaggio, la maggior
parte degli utilizzatori non Ł a conoscenza della possibile durata media di
una memoria SSD, e i due terzi degli intervistati ritengono le SSD ancora
meno sicure rispetto agli HDD, principalmente per una possibile futura di￿-
colt￿ nel recupero dati dovuta alla presenza di crittogra￿a proprietaria o per
l’assenza di garanzie sulla cancellazione sicura dei dati.
Il futuro mercato delle memorie Flash, dunque, appare ancora in ottima sa-
lute: nonostante un calo subito nelle vendite nell’ultimo trimestre del 2013,
le previsioni continuano a dare un sensibile aumento delle vendite per questo
prodotto, grazie all’ampia fetta di mercato che le SSD stanno a poco a poco
sottraendo agli HDD.46 CAPITOLO 5. CONCLUSIONI E SVILUPPI FUTURIBibliogra￿a
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